Messung mitten im Schaltkreis und Fast Feedback
Die Messung mitten im Schaltkreis (mid-circuit measurement) liest ein Qubit aus, während der Schaltkreis noch läuft, und ermöglicht klassisch gesteuerte Gatter und dynamische Schaltkreise — das echte if-Statement des Quantencomputings.
Was es bedeutet
Ein CX-Gatter ist kein if-Statement — es enthält keine Messung und verschränkt lediglich zwei Qubits.Aber Quantenschaltkreise haben ein echtes if: Man misst ein Qubit mitten im Schaltkreis und wendet, bedingt durch das klassische Ergebnis, ein Gatter auf ein anderes Qubit an (z.B.Qiskits if_test, das X anwendet, wenn beide gemessenen Bits 1 sind).Das erfordert Fast Feedback, und die gesamte Schleife muss ins Kohärenzfenster passen: Auslesen (Readout), Signalausbreitung nach oben (~50–100 ns), klassische Entscheidung, Signalausbreitung zurück nach unten (~50–100 ns) und Gatteranwendung (10–50 ns) — insgesamt Hunderte Nanosekunden bis Mikrosekunden, gegenüber einer Kohärenzzeit von Hunderten Mikrosekunden.Licht legt pro Nanosekunde nur etwa 30 cm zurück, sodass sogar Kabellängen ins Zeitbudget eingehen.Gewöhnliche CPUs unter einem Betriebssystem sind nicht-deterministisch (Scheduler, Interrupts, I/O), daher trifft ein FPGA die Entscheidung: Seine Logik wird als Schaltung mit deterministischem Taktzyklus-Timing synthetisiert — der ADC-zu-FPGA-Pfad kann innerhalb desselben Taktzyklus demodulieren, den Schwellenwert prüfen und den Gatterbefehl ausgeben.Die Lehrbuchmessung ist zerstörungsfrei, aber reales Auslesen kann den Zustand zerstören: QND (Quantum Non-Demolition) ist eine Eigenschaft, die viele kommerzielle Maschinen standardmäßig nicht garantieren.Eine einfache Anwendung ist der Active Reset — erst messen, und wenn das Qubit nicht 0 ist, per Puls zurück auf 0 bringen statt zu warten.Alltagsvergleich
Häufige Missverständnisse
- Die Messung im Lehrbuch ist zerstörungsfrei — misst man erneut, erhält man denselben Wert. Aber reales Auslesen kann destruktiv sein: Der Wert wird korrekt gelesen, doch das Qubit bleibt nicht unbedingt in diesem Zustand. QND (Quantum Non-Demolition) ist eine Eigenschaft, die viele kommerzielle Maschinen der Jahre 2024–2025 standardmäßig NICHT garantieren, weil nicht-QND-Auslesen leichter zu kalibrieren ist.
- CX ist kein klassisches if-Statement — es findet keine Messung statt; es verschränkt die Qubits, während der Zustand des Kontroll-Qubits unbestimmt bleibt.
- Messung mitten im Schaltkreis ist nicht gratis: Auslesefehler können den klassischen Zweig in die falsche Richtung schicken, die Feedback-Schleife verbraucht Kohärenzzeit, und nicht-QND-Auslesen erschwert die Wiederverwendung des gemessenen Qubits. Dynamische Schaltkreise sind mächtig, aber nie kostenlos.
Das Wichtigste
- Latenzbudget: Readout + ~50–100 ns Signal nach oben + klassische Entscheidung im Nanosekundenbereich (FPGA) + 50–100 ns nach unten + 10–50 ns Gatter — alles innerhalb einer Kohärenzzeit von Hunderten Mikrosekunden.
- Licht legt etwa 30 cm (ungefähr einen Fuß) pro Nanosekunde zurück — Kabellängen sind Teil der Nanosekunden-Synchronisationsrechnung.
- FPGAs, nicht gewöhnliche CPUs, treffen die Feedback-Entscheidung: Ihre Logik wird als Schaltung mit deterministischem Timing synthetisiert, während OS-gesteuerte CPUs keine 50 ns garantieren können.
- Dynamische Schaltkreise haben den Utility-Maßstab erreicht — ein Simulationsexperiment reduzierte Zwei-Qubit-Gatter um 28% pro Trotter-Schritt — und Active Reset spart Startzeit, indem gemessen und bei Bedarf auf 0 zurückgekippt wird.
Verständnis prüfen
Was unterscheidet ein CX-Gatter grundlegend von einem klassischen if-Statement?
- A.Ein CX-Gatter läuft schneller als jede klassische Verzweigungsinstruktion
- B.Ein CX-Gatter enthält keine Messung — es verschränkt die Qubits, während der Zustand des Kontroll-Qubits unbestimmt bleibt
- C.Ein CX-Gatter misst zuerst das Kontroll-Qubit und kippt das Ziel nur, wenn das Ergebnis 1 ist
- D.Ein CX-Gatter kann nur ganz am Ende eines Schaltkreises angewendet werden
Antwort anzeigen
Antwort: B. Ein CX-Gatter enthält keine Messung — es verschränkt die Qubits, während der Zustand des Kontroll-Qubits unbestimmt bleibt
Warum: Ein if-Statement erfordert das Lesen eines Wertes, aber CX enthält keine Messung. Nach CX ist der Zustand des Kontroll-Qubits weiterhin unbestimmt; das Ziel ist lediglich mit ihm verschränkt — denken Sie entangle(q0, q1), nicht if (q0 == 1) flip(q1). Das echte Quanten-if ist eine Messung mitten im Schaltkreis, gefolgt von einem klassisch gesteuerten Gatter.
Warum verwenden Fast-Feedback-Systeme FPGAs statt gewöhnlicher CPUs für die klassische Entscheidung?
- A.FPGAs haben höhere Taktfrequenzen als jede CPU
- B.FPGAs können mehr Kalibrierungsdaten im Speicher halten
- C.FPGA-Logik wird als Schaltung mit deterministischem Timing im Nanosekundenbereich synthetisiert, während OS-gesteuerte CPUs durch Scheduler, Interrupts und I/O nicht-deterministisch sind
- D.CPUs können nicht physisch mit der Ausleseelektronik verbunden werden
Antwort anzeigen
Antwort: C. FPGA-Logik wird als Schaltung mit deterministischem Timing im Nanosekundenbereich synthetisiert, während OS-gesteuerte CPUs durch Scheduler, Interrupts und I/O nicht-deterministisch sind
Warum: Eine CPU unter Windows/macOS/Linux kann keine Entscheidung innerhalb von ~50 ns garantieren, weil Scheduler, Interrupts und I/O ihr Timing nicht-deterministisch machen. Ein FPGA 'führt keinen Code aus' — seine VHDL/Verilog-Logik wird zu echter Schaltungstechnik synthetisiert, sodass der ADC-zu-FPGA-Pfad innerhalb eines deterministischen Taktzyklus demodulieren, den Schwellenwert prüfen und den Gatterbefehl ausgeben kann.
Baut auf
Dynamic-circuit capability and QND-by-default vendor behavior are current-state claims (2024-2026) and will change; physics of classically-controlled gates itself is standard. Re-verified 2026-07-10: no material drift.
Praktisch lernen
Dieses Konzept ist Teil eines Curriculums mit 46 Leveln, einem interaktiven Simulator und Lumen — einem Tutor, dessen Antworten vor der Anzeige geprüft werden. Level 1–5 sind kostenlos.