2026-07-10 時点レベル 4

高速フィードバックとFPGA

高速（リアルタイム）フィードバックは、測定→判断→動作のループを量子ビットのコヒーレンス時間内に完了させることであり、それを可能にする決定論的なナノ秒級の古典ロジックをFPGAが提供します。

どういう意味か

量子ビットはコヒーレンス時間の間だけ状態を保つので、リアルタイムフィードバックはそれが尽きる前にループ全体を終えなければなりません。遅延バジェットは5つの部分から成ります：① 量子ビットの読み出し（読み出しパルスの往復）、② 信号をケーブルで上へ送る（約50–100 ns）、③ 古典的な判断（ナノ秒級でなければならない）、④ 命令を下へ送り返す（約50–100 ns）、⑤ ゲートの適用（10–50 ns）。合計 — 数百ナノ秒からマイクロ秒 — は、数百マイクロ秒のコヒーレンス時間よりはるかに短くなければなりません。光は1ナノ秒に約30 cmしか進まないため、ケーブルの長さまでバジェットに入ります。普通のCPUはステップ③を時間どおりに保証できません：OSは割り込みを入れ、スケジューリングし、ジッタを生み、最悪ケースの時間は無制限です。FPGAはそもそも「コードを実行」しません — ロジックが（VHDL/Verilogで）回路そのものに合成され、ADCのサンプルは決定論的なクロックサイクル内に復調され、しきい値判定を経てゲート命令になります。最も単純な成果がアクティブリセットです：量子ビットを測定し、0でなければ待つ代わりに押し戻します。誤り訂正は根本的にこのループを要求し、2026年現在、古典ハードウェア上のリアルタイム誤り訂正デコーダが登場しつつあります。

日常のたとえ

量子ビットは砂時計です — 砂（コヒーレンス）が落ちきる前に5つのことを終えなければなりません：① 量子ビットを読む（読み出しパルスの往復）、② 信号をケーブルで上へ送る（50–100 ns）、③ どうするか決める（古典ロジック — ナノ秒で終えること）、④ 命令を下へ送り返す（50–100 ns）、⑤ ゲートをかける（10–50 ns）。光は1ナノ秒に約30 cmしか進まないので、ケーブルの「長さ」まで時間バジェットに入ります。普通のCPUはステップ③を時間どおりに約束できません — OSが割り込み、スケジューリングし、ジッタを生むからです。FPGAはそもそも「コードを実行」しません：ロジックが（VHDL/Verilogで）回路そのものへ合成され、ADCのサンプルは決定論的なクロックサイクル内に復調・しきい値判定されてゲート命令になります。最も単純な見返りがアクティブリセット — 測定して量子ビットが0でなければ、待つ代わりに押し戻すのです。
レイテンシ（latency）はラテン語のlatere「隠れている」に由来します — 原因と結果の間に「隠れている時間間隔」です。FPGAはField-Programmable Gate Array、「現場でハードウェアを書き換えられるチップ」。日本語・韓国語・中国語では、レイテンシは遅延（遲 おそい + 延 のばす）、フィードバックは饋還／되먹임 — 「出力を再び入力へ戻す」ことです。

よくある誤解

  • 速いCPUでは足りません — 問題は平均速度ではなく決定論です：OSのスケジューラと割り込みは最悪ケースの時間を無制限にしますが、フィードバックは固定されたナノ秒のバジェットに収まらなければなりません。
  • 高速フィードバックは特殊な技術ではありません — 誤り訂正が根本的にそれを要求します（コヒーレンス内でのデコードと訂正）。だからこの分野では、次の10年を決めるのは量子ビット数ではなく適応制御だと言われるのです。

要点

  • 遅延バジェット：読み出しの往復 + ケーブル上りに約50–100 ns + ナノ秒級の判断 + 下りに約50–100 ns + 10–50 nsのゲート — 合計は数百ns〜µs、対してコヒーレンスは数百µs。
  • 光は1ナノ秒に約30 cmしか進まないため、ケーブルの長さまで時間バジェットに入ります。
  • FPGAは判断をソフトウェアではなく（VHDL/Verilogで）合成された決定論的ロジックとして実装します — 判断ステップの事実上の正解です。
  • 2026年現在、古典ハードウェア上で動くリアルタイム誤り訂正デコーダが登場しつつあります — 高速フィードバックが可能にするループこそ、誤り訂正が要求するものです。

理解度チェック

デスクトップOS上の普通のCPUが高速フィードバックの判断ステップに不向きな理由は何ですか？

  1. A.平均クロック速度が低すぎるから
  2. B.アナログ信号を受け取れないから
  3. C.スケジューラと割り込みが決定論を壊し、最悪ケースの時間が無制限になるから
  4. D.ブール論理を実行できないから
答えを見る

答え: C. スケジューラと割り込みが決定論を壊し、最悪ケースの時間が無制限になるから

理由: 問題は平均速度ではなく決定論です：フィードバックは固定されたナノ秒のバジェットに収まらなければなりませんが、OSはいつでも割り込みや再スケジューリングを行い得ます。

ケーブルの上り下りの信号伝搬には片道約50–100 nsかかります。ケーブルの長さが時間バジェットに入る根本的な物理的事実は何ですか？

  1. A.電気抵抗がケーブルを加熱するから
  2. B.光（そして信号）は1ナノ秒に約30 cmしか進まないから
  3. C.ケーブルが量子情報を漏らすから
  4. D.長いケーブルがゲート忠実度を直接下げるから
答えを見る

答え: B. 光（そして信号）は1ナノ秒に約30 cmしか進まないから

理由: 信号はほぼ光速で伝わり、光は1ナノ秒に約30 cmしか進みません — だからケーブルの長さそのものがナノ秒同期の計算に入るのです。

前提となる概念

中間測定とファストフィードバック

Latency-budget physics (30 cm/ns) is invariant, but concrete budgets (50-100 ns legs) and FPGA-as-de-facto-answer reflect current-generation control electronics. Strengthened 2026-07-10: first scalable real-time qLDPC decoding reported at ~67 us median (NVIDIA GH200 + Quantinuum Helios, NVIDIA Technical Blog 2025-11-17).

実践で学ぶ

この概念は46レベルのカリキュラムの一部です。インタラクティブなシミュレーターと、回答を表示前に検証するチューター Lumen と一緒に学べます。レベル1–5は無料です。

無料で始めるカリキュラムを見る