Fast Feedback und FPGAs
Fast (Echtzeit-)Feedback schließt die Schleife aus Messen, Entscheiden und Handeln innerhalb des Kohärenzfensters des Qubits; FPGAs liefern die deterministische klassische Logik im Nanosekundenbereich, die das möglich macht.
Was es bedeutet
Ein Qubit hält seinen Zustand nur für die Kohärenzzeit, daher muss Echtzeit-Feedback die gesamte Schleife beenden, bevor sie abläuft.Das Latenzbudget hat fünf Teile: ① das Qubit auslesen (Hin- und Rückweg des Auslesepulses), ② das Signal die Kabel hinaufschicken (~50–100 ns), ③ die klassische Entscheidung treffen (muss im Nanosekundenbereich liegen), ④ den Befehl wieder hinunterschicken (~50–100 ns), ⑤ das Gatter anwenden (10–50 ns).Die Summe — Hunderte Nanosekunden bis Mikrosekunden — muss weit unter Kohärenzzeiten von Hunderten Mikrosekunden liegen.Licht legt pro Nanosekunde nur etwa 30 cm zurück, sodass sogar Kabellängen ins Budget eingehen.Eine gewöhnliche CPU kann Schritt ③ nicht rechtzeitig garantieren: Betriebssysteme unterbrechen, planen um und erzeugen Jitter, wodurch das Worst-Case-Timing unbegrenzt wird.Ein FPGA 'führt gar keinen Code aus' — die Logik wird (per VHDL/Verilog) in Schaltungen synthetisiert, sodass die ADC-Probe innerhalb deterministischer Taktzyklen demoduliert, mit Schwellwert bewertet und in einen Gatterbefehl verwandelt werden kann.Der einfachste Gewinn ist der aktive Reset: Miss das Qubit, und wenn es nicht 0 ist, stoße es zurück, statt zu warten.Fehlerkorrektur erfordert diese Schleife grundsätzlich, und Stand 2026 erscheinen Echtzeit-Fehlerkorrektur-Dekoder auf klassischer Hardware.Alltagsvergleich
Häufige Missverständnisse
- Eine schnelle CPU genügt nicht — das Problem ist Determinismus, nicht Durchschnittsgeschwindigkeit: OS-Scheduler und Interrupts machen das Worst-Case-Timing unbegrenzt, während Feedback in ein festes Nanosekundenbudget passen muss.
- Fast Feedback ist nichts Exotisches — die Fehlerkorrektur erfordert es grundsätzlich (dekodieren und korrigieren innerhalb der Kohärenz); deshalb sagt das Feld, das nächste Jahrzehnt werde durch adaptive Steuerung entschieden, nicht durch Qubit-Zahlen.
Das Wichtigste
- Das Latenzbudget: Auslese-Rundreise + ~50–100 ns die Kabel hinauf + eine Entscheidung im Nanosekundenbereich + ~50–100 ns wieder hinunter + ein 10–50-ns-Gatter — insgesamt Hunderte ns bis µs, gegenüber Kohärenzzeiten von Hunderten µs.
- Licht legt etwa 30 cm pro Nanosekunde zurück, sodass sogar Kabellängen ins Zeitbudget eingehen.
- Ein FPGA implementiert die Entscheidung als deterministische synthetisierte Logik (VHDL/Verilog) statt als Software — die De-facto-Antwort für den Entscheidungsschritt.
- Stand 2026 erscheinen Echtzeit-Fehlerkorrektur-Dekoder auf klassischer Hardware — die Schleife, die Fast Feedback ermöglicht, ist genau das, was Fehlerkorrektur verlangt.
Verständnis prüfen
Warum ist eine gewöhnliche CPU mit Desktop-Betriebssystem für den Entscheidungsschritt des Fast Feedback ungeeignet?
- A.Ihre durchschnittliche Taktrate ist zu niedrig
- B.Sie kann keine analogen Signale empfangen
- C.Ihr Worst-Case-Timing ist unbegrenzt — Scheduler und Interrupts zerstören den Determinismus
- D.Sie kann keine boolesche Logik ausführen
Antwort anzeigen
Antwort: C. Ihr Worst-Case-Timing ist unbegrenzt — Scheduler und Interrupts zerstören den Determinismus
Warum: Das Problem ist Determinismus, nicht Durchschnittsgeschwindigkeit: Feedback muss in ein festes Nanosekundenbudget passen, und ein OS kann jederzeit unterbrechen oder umplanen.
Die Signalausbreitung die Kabel hinauf und hinunter dauert jeweils etwa 50–100 ns. Welche physikalische Tatsache macht die Kabellänge zu einem Teil des Zeitbudgets?
- A.Elektrischer Widerstand erwärmt die Kabel
- B.Licht (und Signale) legen pro Nanosekunde nur etwa 30 cm zurück
- C.Kabel lassen Quanteninformation entweichen
- D.Längere Kabel senken direkt die Gattertreue
Antwort anzeigen
Antwort: B. Licht (und Signale) legen pro Nanosekunde nur etwa 30 cm zurück
Warum: Signale bewegen sich ungefähr mit Lichtgeschwindigkeit, und Licht schafft nur etwa 30 cm pro Nanosekunde — daher gehen die Kabellängen selbst in die Nanosekunden-Synchronisationsrechnung ein.
Baut auf
Latency-budget physics (30 cm/ns) is invariant, but concrete budgets (50-100 ns legs) and FPGA-as-de-facto-answer reflect current-generation control electronics. Strengthened 2026-07-10: first scalable real-time qLDPC decoding reported at ~67 us median (NVIDIA GH200 + Quantinuum Helios, NVIDIA Technical Blog 2025-11-17).
Praktisch lernen
Dieses Konzept ist Teil eines Curriculums mit 46 Leveln, einem interaktiven Simulator und Lumen — einem Tutor, dessen Antworten vor der Anzeige geprüft werden. Level 1–5 sind kostenlos.